توضیحات
فصل اول مقدمه
۱–۱- مقدمه:
۱-۲- بیان مسئله
فصل دوم جمع کننده دیجیتال
۲-۱- مقدمه:
۲-۲- اهمیت جمع کننده:
۲-۳- ساختار جمع کننده دیجیتال:
۲-۳-۱- جمع کننده
۲-۳-۱-۱- نیم جمع کننده
۲-۳-۱-۲- تمام جمع کننده:
۲-۳-۲- جمع کننده دودویی:
۲-۳-۳- انتشار رقم نقلی:
۲-۴- پارامتر های طراحی:
۲-۴-۱- توان مصرفی
۲-۴-۱-۲- توان دینامیکی :
۲-۴-۱-۳- جریان ناشی از مسیر مستقیم هنگام تغییر وضعیت ترانزیستورها:
۲-۴-۱-۳- توان استاتیکی :
۲-۴-۲- تاخیر انتشار
۲-۴-۳- PDP
فصل سوم روش های مطرح در طراحی تمام جمع کننده های دیجیتال
۳-۱- مقدمه:
۳-۲- منطق پویا و ایستا
۳-۲-۱- منطق CMOS پویا، منطق پیش شارژ-ارزیابی
۳-۲-۱-۱- مدار پویای چند طبقه
۳-۲-۲- منطق دومینو CMOS
۳-۲-۲-۱- سیکل زمانی منطق دومینو
۳-۲-۲-۲- اشتراک بار
۳-۲-۳- منطق CMOS NORA(NP-CMOS)(منطق دومینوNP)
۳-۳- بررسی تعدادی از مدارهای تمام جمع کننده تک بیتی
۳-۳-۱- مدارات مطرح تمام جمع کننده تک بیتی پویا:
۳-۳-۱-۱- مدار تمام جمع کننده تک بیتی ۱۷ ترانزیستوری NP
۳-۳-۱-۲- مدار تمام جمع کننده تک بیتی ۱۶ ترانزیستوری
۳-۳-۱-۳- مدار تمام جمع کننده تک بیتی ۱۶ ترانزیستوری PN
۳-۳-۱-۴- مدار تمام جمع کننده تک بیتی ۱۸ ترانزیستوری
۳-۳-۱-۵- مدار تمام جمع کننده تک بیتی ۱۵ ترانزیستوری
۳-۳-۲- مدارات مطرح تمام جمع کننده تک بیتی ایستا:
۳-۳-۲-۱- مدار تمام جمع کننده C-CMOS
۳-۳-۲-۲- تمام جمع کننده TGA:
۳-۳-۲-۳- تمام جمع کننده TFA:
۳-۳-۲-۴- تمام جمع کنندهCLP:
فصل چهارم روش پیشنهادی
۴-۱- مقدمه
۴-۲- روش های بهبود مدار تمام جمع کننده
۴-۲-۱- استفاده از منطق پویا
۴-۲-۲- استفاده از مزایای اشتراک بار
۴-۲-۳- استفاده از مزایای دیگر به منظور بهبود
۴-۲-۴- ساختار تمام جمع کننده تک بیتی بهبود یافته
۴-۲-۴-۱ تحلیل ساختار
۴-۳- مدارات تمام جمع کننده پیشنهادی
۴-۳-۱- مدار تمام جمع کننده پیشنهادی اول
۴-۳-۲- مدار تمام جمع کننده پیشنهادی دوم
۴-۳-۳- مدار تمام جمع کننده پیشنهادی سوم
۴-۴- شبیه سازی
۴-۴-۱- نتایج شبیه سازی
۴-۴-۱-۱-ارائه و مقایسه شکل موج های ورودی و خروجی
۴-۴-۱-۲- مقایسه توان
۴-۴-۱-۳- مقایسه تاخیر
۴-۴-۱-۴- مقایسه PDP
فصل پنچم نتیجه گیری
۵-۱- نتیجه گیری:
فهرست مراجع
نقد و بررسی‌ها
هیچ دیدگاهی برای این محصول نوشته نشده است.